PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-204721

(43)Date of publication of application: 06.09.1991

(51)Int.CI.

G06F 7/58 H03K 3/84

(21)Application number : 02-000668

(71)Applicant: HITACHI LTD

(22)Date of filing:

08.01.1990

(72)Inventor: IWASAKI KAZUHIKO


KURISUCHIYAN IZURI

(54) RANDOM NUMBER GENERATING CIRCUIT

(57)Abstract:

PURPOSE: To prevent the random number pattern from having periodicity by selecting the source of a linear feedback shift register from the element of the pre-stage of the linear feedback shift register or a sampling circuit.

CONSTITUTION: The circuit is provided with a free-running type counter 103 which functions as a high frequency oscillator, a switch 102 for controlling an operating or stopping state of this free-running type counter 103, a sampling circuit 104 for sampling a numerical value of said free-running type counter 103 at every clock pulse, a linear feedback shift register LFSR 107 of (n) bits, and (n) pieces of switches 106 for selecting a feedback polynomial of this LFSR. Also, this circuit is provided with a switch 105 for selecting the source of a feedback bit of the LFSR from the element of the pre-stage of the LFSR 107 or the sampling circuit 104. A period of the free-running type counter 103 and a sampling frequency of the sampling circuit 104 have no relation to each other. In such a way, no periodicity is generated in a random number pattern which is generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-204721

®Int.Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)9月6日

G 06 F 7/58 H 03 K 3/84 C 7056-5B A 8221-5 J

審査請求 未請求 請求項の数 7 (全6頁)

60発明の名称

乱数発生回路

②特 願 平2-668

❷出 願 平2(1990)1月8日

@発明者 岩崎

.

彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

の発明者 クリスチャン・イズリ

作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

明 頼 書

1. 発明の名称

且數兒生四路

- 2、特許確求の範囲
 - 1.発掘器と、

辞記発振器の発揮。停止を制御するスイッチ と

クロツクパルス毎に前記発振器の出力をサンプリングするサンプリング回路と、 ・

n ピツトの禁形フイードパックシフトレジスタと、

前記録形フィードパンクシフトレジスタのフィードパツク多項式を選択する n 個のスイッチと.

育記菓形フィードパツクシフトレジスタの最 教育要素または前記サンプリング回路から、前 記載形フィードパツクシフトレジスタのソース も選択するスイツチとを具備したことを特徴と する無要先生図案。

2. 前記是報幕が自走式力ウンタであることを特

散とする請求項1記載の乱数発生回路。

- 3. 前記サンプリング回路が直列接続のクロックインバータを含んで構成されることを特徴とする請求項1または2記載の乱数発生回路。
- 4. n個の独立した発展器と、

前記ヵ個の発掘者の発振・存止をそれぞれ制 御するヵ個のスインチと、

クロジクパルス毎に前記発級器の出力をそれ ぞれサンプリングする n 個のサンプリング回路 とを具備したことを特徴とする乱数発生回路、

- 5. 前記独立した発振器がそれぞれ自走式カウン タであることを特徴とする請求項4記載の利数 毎年回路。
- 6. 前記サンプリング回路が直列接続のクロック インパータを含んで構成されることを特徴とす る結束項4または5記載の乱数発生回路。
- 7. 糖求項1ないし6のいずれかに記載の乱数発生回路を内蔵したことを特徴とするマイクロブロセンサ。
- 3. 発明の詳細な説明

【藍象上の利用分野】

本発明はコンピュータ装置の分野に使用する乱 数発生回路に関ずる。

【従来の技術】

私数発生自然に関する従来の技術としては、線 形フィードバックシフトレジスタ(以下LFSR と略称する)を使用して製収乱数を発生するもの が知られている。この従来技術の一例は、エツチ ・フジワラ(H. Fujivara) による、ロジツク・テ ・スティング・アンド・デザイン・フォア・テスタ ビリティ (Logic Testing and Design for

Testability)の第9章 (1985年 マサチューセンツ工科大学出版局 (MIT Press)) に開示されている。

[発明が解決しようとする無顧]

しかしながら、LFSRを用いた上記従来技術に係る国路において、振製乱数は展開パターンで発生する。この周期パターンの長さはフィードパンク多項式に依存している。さらに、パターン00…0は全く発生されず、LFSRの禁止状態

となつている。従つて、LFSRは00…0と異なる或る状態に初期化する必要があるという問題があることが明らかになつた。

本発明の目的は、乱数の発生にCPU時間を要することなく、コンピュータに使用する乱数発生 回路を提供することにある。

本発明の他の目的は、大規模パラレルコンピュータにおける各プロセツサ要素の一部として一体 化することができる乱散発生回路を提供すること にある。

[舞題を解決するための手段]

上述した目的を連成するために、本発明による 乱数発生回路は、高周波発線器として機能する自 走式カウンタと、この自定式カウンタの作動また は停止状態を制御するスイツチと、クロックパル ス毎に前記自走式カウンタの数値をサンプリング するサンプリング回路と、nビッ多項式を選択する n 個のスイツチと、前記しFSRの たは前記サンプリング回路から、前記しFSRの たは前記サンプリング回路から、前記しFSRの

フィードパツクピットのソースを選択するスイッ チとを具備している。

本発明の乱散発生日話の実施可能な変更例は、 異なる容量性電荷によつて食荷され、及び/又は 異なる個数のインバータを含えた n 個の自走式カ ウンタと、この自走式カウンタの作業または停止 状態をそれぞれ例等する n 個のスイツチと、前記 自走式カウンタの数値をそれぞれサンプリングす る n 個のサンプリング回路とを使用している。

自記自走式カウンタの周期と前記サンプリング 回路のサンプリング周波数は相互に関連を持たない。このため、生成される乱数パターンには周期 性は生じない。何時に、乱数パターンとして、オ

(実施例)

ール0も生成される。

(作用)

以下回面を用いて本発明の実施例を説明する。 先ず第1回および第2回により第1の実施例を 説明する。101はシステムクロック入力菓子で ある。また、108はこの回路の出力手段である。 即ち、 回路で発生した n ビジトの乱数は、 クロツ クパルス毎に、出力手段からこの回路を装着した システムに送給される。103は自走式カウンタ であり、102はこのカウンタ103の作動・停 止状態を制御するスイツチである。スイツチ102 が自走式カウンタ103のNANDゲートの入力 娘子に論理りを加えると、前記NANDゲートの 出力縮子は論理1となる。このようにして自走式 カウンタが安定状態に确定され、これを停止状態 にあるという。一方、スインチ102が自走式カ ウンタ103のNANDゲートの入力輸子に論理 1を加えるとき、前記NANDゲートの出力編子 の論理状態はその節2の入力発子の論理額のみに よつて決まる。この論理値を論理 a と呼ぶことと する。このため、前記NANDゲートの出力菓子 の論理状態は論理工で表わされる。また、資記 NANDゲートの後段には偶数値のインパータが 設けられ、最終段のインパータの出力稿子はフイ ードパックして前記NANDゲートの第2の入力 箱子に按蚊されている。このため、貧記NAND

ゲートの出力増子の論理状態は、約記NANDゲ ートの節2の入力縮子にフィードパック論集信長 が戻る毎に変わる。このようにして、四路103 が発祖する。発掘周波数は、この目路のゲートを 構成するのに使用するトランジスタがもたらす選 延時間と、インバータの配数値数とに依存してい る。立上り時間と立下り時間とが等しいゲートを 構成することによつて、自走式カウンタ103が 韓理 0 及び論理1とを同じ董卓で出力できるよう になることに智意すべきである。自走式カウンタ 103が停止状態にあるとき、このカウンタ103 は作動状態にある場合に比して電力消費が相当小 さい、104はサンプリング母路である。この回 節はクロツクパルス毎に自走式カウンタ103の 出力をサンプリングする。自走式カウンタ103 及びシステムクロシクのそれぞれの周波数及び位 相は相互に関連するものではない。さらに、自走 式カウンタ103の舞波数は安定化せず、温度変 化または他の外部現象によつてドリフトし得るも のの、システムクロンクの馬波敷は安定化してい

る。従つて、サンプリング目略104の心力は、 論理の及び論理1のランダムな連れとして考える ことができる。ここで再度、立上り時間と立下り 時間とが等しいゲートを構成することによつて、 サンプリング回路104がカウンタ出力から論理 0及び論理1を昇等にサンプリングし符るように なることに注意すべきである。106及び107 は線形フィードバンクシフトレジスタ(LFSR) の本体である。また105はスインチであつて、 前記LFSRに対してフィードパックピットのソ ースを選択することができる。スイツチ105が ·節記しFSRの前段の要素から生じるフィードバ ンクビツトを選択する位置に切り換えられていれ ば、第1回の回路全体は正規の線形フィードバッ クシフトレジスタとして機能し、このためLPSRと して使用することができる。スイツチ105がサ ンプリング回路104から出力されるフィードバ **ツクビツトを選択する位置に切り換えられ、スイ** ツチ102が自走式カウンタ103の動作状態を 選択し、しかも基本多項式がスイツチ群106に

よつてフイードバック多項式として選択されていれば、この回路は乱数発生器として機能することとなる。

次に第2回により、第1回中のサンプリング回路104の構成例を設明する。直列接続された3個のクロンクインバータ201~203は自走式カウンタ103から送出される入力信号をサンプリングするのに使用される。また2個の並列したクロンクインバータ204および205は、クロンクバルスの交響位相によつて交互に作動する。

次いで第3回により本発明の他の実施例を設明する。301世ンステムクロック入力編子である。 また308はこの回路の出力手段である。即ち、 回路で発生した n ビットの乱酸は、クロックバル ス多に、出力手段からこの回路を装着したシステムに送給される。303は自走式カウンタであり、 302はこの自走式カウンタ303の作動・停止 状態を制御するスインチである。また、309は 日走式カウンタの容量性負荷である。ここで、スインチ302が自走式カウンタ303のNAND

ゲートの入力端子に論理Oを加えると、窮記MAND ゲートの出力箱子は鈴塩1に設定される。このよ うにして、自走式カウンタが安定状態に固定され、 これを停止状態にあるという。一方、スイツチ 302が自走式カウンタ303のNANDゲート の入力増子に論理1を加えるとき、約記NAND ゲートの出力端子の論理状態はその第2の入力総 子の論理館のみによつて決まる。この論理館を論 理 a と呼ぶこととする。このため、前記NAND ゲートの出力増子の論理状態は論理。で扱わされ る。また、前記NANDゲートの後段には2個の インパータが設けられ、最終数のインパータの出 力箱子はフィードパツクして資記NANDゲート の第2の入力輪子に接紋されている。このため、 前記NANDゲートの出力端子の論理状態は、前 記NANDゲートの第2の入力縮子にフィードバ ツク輪理信号が戻る毎に変わる。このようにして、 図第303が発掘する。発掘馬波数は、この図路 ,のゲートを構成するのに使用するトランジスタが もたらす遅延時間と、容量性負荷309とに依存

特開平3-204721(4)

している。ここで、立上り時間と立下り時間とが 等しいゲートを構成することによつて、自定式カ ウンタ303が設理0及び論理1を何等に出力し 得るようになることに實意すべきである。自走式 カウンタ303が停止状態にあるとき、このカウ シタ303は作動状質にある場合に比して個力額 矢が相当小さい。304はサンプリング回路であ る。この包幣はクロツクパルス毎に自走式カウン タ303の出力をサンプリングする。ここで、自 赴式カウンタ303及びシステムクロンクのそれ ぞれの再放数及び位相は相互に関連するものでは ない。その上、自走式カウンタ303の周波数は 安定化せず、温度変化または他の外部現象によっ てドリフトし持るものの、システムクロツクの腐 被数は安定化している。従つて、サンプリング回 第304の出力は、論項0及び論理1のランダム 流れとして考えることができる。ここで浮度、立 上り時間と立下り時間とが等しいゲートを構成す ることによつて、サンプリング回路304がカウ ンタ出力から論理 0 及び論理 1 を同等にサンプリ

ングし得るようになることに注意すべきである。 第3回の乱数発生回路は、丁皮上述した自走式カ ウンタとサンプリング回路との直刃回路を並列に ■ 個使用している。 臭なる容量性負荷及び/又は 異なる寸柱のトランジスタ、及び/又は異なる個 数のインパータを使用してそれぞれの自走式カウ ンタ回路を構成することにより、異なる自定式カ ウンタのそれぞれの発掘腐故数は相互に独立し、 このため発生する乱数のピットが相応じて相互に 触立することとなる。 n 個のスイツチを設けて n 個の自走式カウンタの状態を制御するようにして いることから、この乱数発生回路のユーザーは、 発生させるべき乱数の範囲を選択することができ る。何えば、0ないし7の範囲にある乱数を発生 させるのであれば、最下位から3番目までのビツ トを制象する3個のスインチをオンに切り換えて、 疫りのスインチはオフに切り換える。こうするこ とによつて、電力消費を低減し、かつ使用しない **高位のビツトをマスクしなくとも終む。**

本受明のさらに他の実施例を築4回を用いて説

明する。第3回の実施例の相違 は以下の2点である。その第1は、自走式カウンタの構成である。第3回では、自走式カウンタ 303は1個のNANDが一トと2個のインバータから構成され、容量309によって、第4回のMANDが一トと場面が決定されていた。一方、第4回のMANDが一トと偶数個のインパータから構成されている。第2の制御方である。第3回では別りの作動が表現ののに対し、第4回では別りの作動がある。第4回では別りのに対し、第4回では別りの作動がある。第4回では別りの作動がある。第4回では別りの作動が開かる。

第4回の実施例では、第3回の実施例と阿傑、 自走式カウンタの周期とサンプリング回路のサン プリング周波数が相互に関連しておらず、周期性 を持たない乱数パターンが生成される。

第5回は、本発明の私数発生器を内蔵したマイクロプロセンサの一例を示す例である。第4回において、没算器401。レジスタ402がバス

403,404,405に接続されている。品数免生器406は、信号解308を選してバス404に接続されており、信号解311を選してバス405に接続されている。クロンク301は演算器401、レジスタ402、品数発生器406の作動/停止状態の制御は、バス405、信号解311を通して私数発生器406に入力される。また、乱数発生器406で生成された乱数は、信号線308、バス404を通して、演算器401、レジスタ402へ転送される。

〔発明の効果〕

以上述べたように本発明によれば、自走式カウンタの周期とサンプリング回路の関波数が相互に 関連を有しておらず、生成される私数パターンが 周期性を持たないという利点がある。

また、本発明の乱散発生器をマイクロプロセンサに内蔵することにより、乱散を多用する応用 (例えばモンテカルロシミユレーション)に通したマイクロプロセツサが提供できる。

特别平3-204721(5)

さらに、本発明の乱数発生器を内蔵するマイクロプロセツサを相互に結合して成るコンピュータンステムにおいて、各々のマイクロプロセツサの乱数発生器は、プロセスのバラツキ等によつて、発掘の周期・位相が相互に関連しない。 従つて、本発明の乱数発生器は、マイクロプロセツサを多数用いるコンピュータシステムに対しても有効である。

4.図面の簡単な説明

第1回は本発明の一実施例を示す回路構成区、 第2回は第1例に示したサンプリング回路の構成 を示す回路回、第3回および第4回は本発明の他 の実施例を示す回路構成回、第5回は本発明の乱 数発生回路を内蔵したマイクロプロセンサの構成 を示す回である。

103,303…自走式カウンタ、104,304 …サンプリング回路、106,107…縁形フィードパツクシフトレジスタ、310…制御レジスタ、401…損算器、402…レジスタ、406 … 乱数発生器。

